Разработка устройства загрузки данных в один из четырех регистров

МОСКОВСКИЙ РАДИОМЕХАНИЧЕСКИЙ ТЕХНИКУМ

-----------------------------------------------

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проектированию по предмету "Микросхемотехника"

на тему: Разработка устройства загрузки данных

в один из четырех регистров

Разработчик-учащийся ..... Шагаров А.Б...........

группа ........ ВМ-31............................

Руководитель проекта ......Белехов В.П...........

Подпись учащегося ...............................

Проект принят с оценкой .........................

1996г.

СОДЕРЖАНИЕ

Стр.

Введение ............................................. 2

1. Разработка структурной схемы ...................... 3

2. Разработка функциональной схемы ................... 4

2.1. Разработка комбинационной части схемы ........ 4

2.2. Разработка последовательностной части схемы .. 6

3. Выбор элементной базы ............................. 9

3.1. Выбор типа логики ............................ 9

3.2. Выбор элементной базы ........................ 9

4. Разработка схемы электрической принципиальной ..... 12

4.1.Расчет потребляемой мощности .................. 12

4.2.Расчет быстродействия схемы ................... 12

4.3.Расчет RC-фильтра ............................. 13

Список литературы .................................... 15

Введение

В настоящее время в цифровой технике, а в частности в ЭВМ

используются различные устройства для хранения информации. Для

этого применяют интегральные микросхемы. Современные микросхемы

являются достаточно сложными электронными устройствами, поэтому

используют два уровня схемотехнического представления. Первый

,наиболее детальный уровень, представляющий собой соединение от-

дельных компонентов: транзисторов, диодов, резисторов и др. Вто-

рой уровень (который в дальнейшем нас будет интересовать) являет-

ся более общим и представляет собой соединение отдельных логичес-

ких элементов и триггеров (для цифровых микросхем). Эти элементы

выполняют элементарные логические операции (И-НЕ, ИЛИ-НЕ и др.),

с помощью которых можно реализовать любую цифровую функцию. На

этих простейших логических элементах строятся различные устройс-

тва дешифраторы, регистры и другие.

Описанные выше сведения помогут в дальнейшем при разработке

устройства загрузки данных в один из четырех регистров в соот-

ветствии с заданием на курсовое проектирование.

1.Разработка структурной схемы

Для реализации загрузки данных в требуемый регистр необходи-

мо использовать дешифратор.Дешифратор-типовой узел, в котором

каждой комбинации входных сигналов соответствует наличие сигнала

на одной шине на выходе. При подаче двухразрядного кода адреса

дешифратор выдаст сигнал, который будет являться сигналом выборки

нужного регистра.

В разрабатываемом устройстве для хранения информации исполь-

зуются регистры. Регистр-типовой узел, выполняющий хранение ин-

формации в виде машинных слов или его частей,а также для выполне-

ния над словами некоторых логических преобразований. Исходя из

этого, можно построить структурную схему устройства,имеющую сле-

дующий вид:

┌──────────┐

────────────────────────┘ │ │ Q0...Q5

D0 ... D5 │ ├─────────┘ Слово 1

────────────────────────┐/ │ Блок ├─────────┐/

│ регистров│ Q0...Q5

A0 ┌───────────┐ │ ├─────────┘ Слово 2

─────┤ Дешифратор├─────────┤ ├─────────┐/

│ адреса ├─────────┤ P1 ... P4│ Q0...Q5

A1 │ ├─────────┤ ├─────────┘ Слово 3

─────┤ ДА ├─────────┤ ├─────────┐/

└───────────┘ │ │ Q0...Q5

С │ ├─────────┘ Слово 4

───────────────────────────┤ ├─────────┐/

└──────────┘

Рис.1.1. Структурная схема устройства загрузки данных в один

из четырех регистров.

Запись в блок регистров будет производиться в соответствии с

сигналом синхронизации. Информация в блоке регистров будет хра-

ниться до тех пор, пока на входной шине данных синхронно с сигна-

лом синхронизации не появятся новые данные.

2.Разработка функциональной схемы

Функциональную схему можно разбить на две части: комбинаци-

онную и последовательностную.

2.1. Разработка комбинационной части схемы

Комбинационную часть схемы представляет собой дешифратор,

который преобразовывает двоичный код адреса в управляющие сигна-

лы. Для реализации этой функции можно использовать простейший

матричный или линейный дешифратор. При его построении используют

конъюнкторы, число входов которых равно разрядности входного сло-

ва.

Составим таблицу истиности для дешифратора:

Таблица 2.1.

─────────┬───────────────────

Входные │ Выходные

значения │ значения

────┬────┼────┬────┬────┬────

A0 │ A1 │ Y0 │ Y1 │ Y2 │ Y3

────┼────┼────┼────┼────┼────

0 │ 0 │ 1 │ 0 │ 0 │ 0

────┼────┼────┼────┼────┼────

0 │ 1 │ 0 │ 1 │ 0 │ 0

────┼────┼────┼────┼────┼────

1 │ 0 │ 0 │