Цифро-аналоговые преобразователи

Псковский Политехнический Институт Сп-бГТУ

Кафедра “ЭСА”

Реферат

“Цифро-аналоговые преобразователи.”

Выполнил: Сосницкий А.А. 24-72

Проверил: Cохор Ю.Н.

ПСКОВ

2002

Оглавление.

Оглавление. 2

Общие сведения. 3

Последовательные ЦАП. 4

ЦАП с широтно-импульсной модуляцией. 4

Последовательный ЦАП на переключаемых конденсаторах. 5

Параллельные ЦАП. 6

ЦАП с cуммированием весовых токов. 6

ЦАП на источниках тока. 8

Формирование выходного сигнала в виде напряжения. 10

Параллельный ЦАП на переключаемых конденсаторах. 13

ЦАП с суммированием напряжений. 14

Интерфейсы цифро-аналоговых преобразователей. 15

ЦАП с последовательным интерфейсом входных данных. 15

ЦАП с параллельным интерфейсом входных данных. 17

Применение ЦАП. 19

Обработка чисел, имеющих знак. 19

Перемножители и делители функций. 21

Аттенюаторы и интеграторы на ЦАП. 23

Системы прямого цифрового синтеза сигналов. 23

Параметры ЦАП. 26

Статические параметры. 26

Динамические параметры. 28

Шумы ЦАП. 28

Литература. 31

Общие сведения.

Цифро-аналоговый преобразователь (ЦАП) предназначен для преобразования числа, определенного, как правило, в виде двоичного кода, в напряжение или ток, пропорциональные значению цифрового кода. Схемотехника цифро-аналоговых преобразователей весьма разнообразна. На рис. 1 представлена классификационная схема ЦАП по схемотехническим признакам. Кроме этого, ИМС цифро-аналоговых преобразователей классифицируются по следующим признакам:

По виду выходного сигнала: с токовым выходом и выходом в виде напряжения;

По типу цифрового интерфейса: с последовательным вводом и с параллельным вводом входного кода;

По числу ЦАП на кристалле: одноканальные и многоканальные;

По быстродействию: умеренного и высокого быстродействия.

Рис. 1. Классификация ЦАП

Последовательные ЦАП.

ЦАП с широтно-импульсной модуляцией.

Очень часто ЦАП входит в состав микропроцессорных систем. В этом случае, если не требуется высокое быстродействие, цифро-аналоговое преобразование может быть очень просто осуществлено с помощью широтно-импульсной модуляции (ШИМ). Схема ЦАП с ШИМ приведена на рис. 1а.

Рис. 1. ЦАП с широтно-импульсной модуляцией

Наиболее просто организуется цифро-аналоговое преобразование в том случае, если микроконтроллер имеет встроенную функцию широтно-импульсного преобразования (например, AT90S8515 фирмы Atmel или 87С51GB фирмы Intel). Выход ШИМ управляет ключом S. В зависимости от заданной разрядности преобразования (для контроллера AT90S8515 возможны режимы 8, 9 и 10 бит) контроллер с помощью своего таймера/счетчика формирует последовательность импульсов, относительная длительность которых  =tи/ Т определяется соотношением

где N _ разрядность преобразования, а D _ преобразуемый код. Фильтр нижних частот сглаживает импульсы, выделяя среднее значение напряжения. В результате выходное напряжение преобразователя

Рассмотренная схема обеспечивает почти идеальную линейность преобразования, не содержит прецизионных элементов (за исключением источника опорного напряжения). Основной ее недостаток - низкое быстродействие.

Последовательный ЦАП на переключаемых конденсаторах.

Рассмотренная выше схема ЦАП с ШИМ вначале преобразует цифровой код во временной интервал, который формируется с помощью двоичного счетчика квант за квантом, поэтому для получения N-разрядного преобразования необходимы 2N временных квантов (тактов). Схема последовательного ЦАП, приведенная на рис. 2, позволяет выполнить цифро-аналоговое преобразование за значительно меньшее число тактов.

В этой схеме емкости конденсаторов С1 и С2 равны. Перед началом цикла преобразования конденсатор С2 разряжается ключом S4. Входное двоичное слово задается в виде последовательного кода. Его преобразование осуществляется последовательно, начиная с младшего разряда d0. Каждый такт преобразования состоит из двух полутактов. В первом полутакте конденсатор С1 заряжается до опорного напряжения Uоп при d0=1 посредством замыкания ключа S1 или разряжается до нуля при d0=0 путем замыкания ключа S2. Во втором полутакте при разомкнутых ключах S1, S2 и S4 замыкается ключ S3, что вызывает деление заряда пополам между С1 и С2. В результате получаем

U1(0)=Uвых(0)=(d0/2)Uоп (3)

Пока на конденсаторе С2 сохраняется заряд, процедура заряда конденсатора С1 должна быть повторена для следующего разряда d1 входного слова. После нового цикла перезарядки напряжение на конденсаторах будет

(4)

Точно также выполняется преобразование для остальных разрядов слова. В результате для N-разрядного ЦАП выходное напряжение будет равно

(5)

Если требуется сохранять результат преобразования сколь-нибудь продолжительное время, к выходу схемы следует подключить УВХ. После окончания цикла преобразования следует провести цикл выборки, перевести УВХ в режим хранения и вновь начать преобразование.

Таким образом, представленная схема выполняет преобразование входного кода за 2N квантов, что значительно меньше, чем у ЦАП с ШИМ. Здесь требуется только два согласованных конденсатора небольшой емкости. Конфигурация аналоговой части схемы не зависит от разрядности преобразуемого кода. Однако по быстродействию последовательный ЦАП значительно уступает параллельным цифро-аналоговым преобразователям, что ограничивает область его применения.

Параллельные ЦАП.

ЦАП с cуммированием весовых токов.

Большинство схем параллельных ЦАП основано на суммировании токов, сила каждого из которых пропорциональна весу цифрового двоичного разряда, причем должны суммироваться только токи разрядов, значения которых равны 1. Пусть, например, требуется преобразовать двоичный четырехразрядный код в аналоговый сигнал тока. У четвертого, старшего значащего разряда (СЗР) вес будет равен 23=8, у третьего разряда _ 22=4, у второго _ 21=2 и у младшего (МЗР) _ 20=1. Если вес МЗР IМЗР=1 мА, то IСЗР=8 мА, а максимальный выходной ток преобразователя Iвых.макс=15 мА и соответствует коду 11112. Понятно, что коду 10012, например, будет соответствовать Iвых=9 мА и т.д. Следовательно, требуется построить схему, обеспечивающую генерацию и коммутацию по заданным законам точных весовых токов. Простейшая схема, реализующая указанный принцип, приведена на рис. 3.

Сопротивления резисторов выбирают так, чтобы при замкнутых ключах через них протекал ток, соответствующий весу разряда. Ключ должен быть замкнут тогда, когда соответствующий ему бит входного слова равен единице. Выходной ток определяется соотношением

При высокой разрядности ЦАП токозадающие резисторы должны быть согласованы с высокой точностью. Наиболее жесткие требования по точности предъявляются к резисторам старших разрядов, поскольку разброс токов в них не должен превышать тока младшего разряда. Поэтому разброс сопротивления в k-м разряде должен быть меньше, чем

DR / R=2_k

Из этого условия следует, что разброс сопротивления резистора, например, в четвертом разряде не должен превышать 3%, а в 10-м разряде - 0,05% и т.д.

Рассмотренная схема при всей ее простоте обладает целым букетом недостатков. Во-первых, при различных входных кодах ток, потребляемый от источника опорного напряжения (ИОН), будет различным, а это повлияет на величину выходного напряжения ИОН. Во-вторых, значения сопротивлений весовых резисторов могут различаться в тысячи раз, а это делает весьма затруднительной реализацию этих резисторов в полупроводниковых ИМС. Кроме того, сопротивление резисторов старших разрядов в многоразрядных ЦАП может быть соизмеримым с сопротивлением замкнутого ключа, а это приведет к погрешности преобразования. В-третьих, в этой схеме к разомкнутым ключам прикладывается значительное напряжение, что усложняет их построение.

Эти недостатки устранены в схеме ЦАП AD7520 (отечественный аналог 572ПА1), разработанном фирмой Analog Devices в 1973 году, которая в настоящее время является по существу промышленным стандартом (по ней выполнены многие серийные модели ЦАП). Указанная схема представлена на рис. 4. В качестве ключей здесь используются МОП-транзисторы.

Рис. 4. Схема ЦАП с переключателями и матрицей постоянного импеданса

В этой схеме задание весовых коэффициентов ступеней преобразователя осуществляют посредством последовательного деления опорного напряжения с помощью резистивной матрицы постоянного импеданса. Основной элемент такой матрицы представляет собой делитель напряжения (рис. 5), который должен удовлетворять следующему условию: если он нагружен на сопротивление Rн, то его входное сопротивление Rвх также должно принимать значение Rн. Коэффициент ослабления цепи a=U2/U1 при этой нагрузке должен иметь заданное значение. При выполнении этих условий получаем