Программированиеи компьютеры /
←предыдущая следующая→
1 2 3 4 5 6 7 8
2┌───────────┐
2│ -IOR(I/O) │
2└───────────┘
Сигнал '-I/O READ' обеспечивает передачу данных с устройс-
тва ввода - вывода в шину данных. Сигнал может управляться сис-
темным микропроцессором или контроллером ПДП или же микропроцес-
сором или контроллером ПДП , находящимися на канале ввода-выво-
да. Этот сигнал активен при низком уровне.
2┌───────────┐
2│ -IOW(I/O) │
2└───────────┘
Сигнал '-I/O WRITE' обеспечивает чтение данных из шины дан-
ных в устройство ввода-вывода. Сигнал может управляться любым
микропроцессором или контроллером пдп в системе. активен при
низком уровне.
2┌──────────────────────┐
2│ -SMEMR(O) -MEMR(I/O) │
2└──────────────────────┘
Эти сигналы обеспечивают передачу данных с устройств памяти
в шину данных. '-SMEMR' активен только тогда, когда адрес выбора
памяти находится в нижнем 1 Мб пространства памяти. '-MEMR' ак-
тивен во всех циклах чтения памяти. '-MEMR' может управляться
любым микропроцессором или контроллером ПДП в системе. '-SMEMR'
образуется из '-MEMR' и адреса выбора нижнего 1 Мб памяти. Если
микропроцессор на канале ввода - вывода захочет управлять сигна-
лом '-MEMR', то в течение одного периода синхронизации перед ак-
тивизацией '-MEMR' все адресные линии на шине должны быть истин-
ными. оба сигнала активны при низком уровне.
2┌───────────────────────────────┐
2│ DRQ0 - DRQ3 и DRQ5 - DRQ7 (I) │
2└───────────────────────────────┘
Запросы на ПДП 0 - 3 и 5 - 7 являются асинхронными запроса-
ми канала, используемыми периферийными устройствами и микропро-
цессорами канала ввода-вывода для получения ПДП ( или управления
системой). Запросы имеют приоритетную структуру : DRQ0 имеет
высший приоритет, а DRQ7 - низший. Запрос генерируется путем ус-
тановки активного уровня на линии DRQ. Линия DRQ должна сохра-
нять высокий уровень до тех пор , пока не станет активной линия
подтверждения запроса на пдп (DACK). По запросам DRQ0 - DRQ3 вы-
полняется 8-разрядная передача, а по DRQ5 - DRQ7 16-разрядная.
DRQ4 используется на системной плате и не доступен для канала
ввода- вывода.
2┌────────────────────────────────────────────┐
2│ -DACK0 - -DACK3 и -DACK5 - -DACK7 (O) │
2└────────────────────────────────────────────┘
Сигналы подтверждения ПДП 0 - 3 и 5 - 7 используются для
подтверждения запросов на ПДП (DRQ0 - DRQ7), они активны при
низком уровне.
.
- 12 -
2┌─────────┐
2│ AEN (O) │
2└─────────┘
Сигнал 'ADDRESS ENABLE' используется для блокирования мик-
ропроцессора и других устройств от канала ввода-вывода , чтобы
разрешить режим ПДП. Когда эта линия активна , управление адрес-
ной шиной, линиями команды чтения шины данных (для памяти и вво-
да-вывода) и линиями команды записи (для памяти и ввода-вы-
вода) принадлежит контроллеру ПДП.
2┌────────────────┐
2│ -REFRESH (I/O) │
2└────────────────┘
Этот сигнал используется для индикации цикла регенерации и
может управляться микропроцессором на канале ввода-вывода.
2┌─────────┐
2│ T/C (O) │
2└─────────┘
Сигнал 'TERMINAL COUNT' обеспечивает импульс , когда дости-
гается заданное число циклов в любом канале ПДП.
2┌────────────┐
2│ SBHN (I/O) │
2└────────────┘
Сигнал 'BUS HIGH ENABLE' (системный) индицирует передачу
данных в верхнем байте шины данных, SD8 - SD15. 16-разрядные
устройства используют 'SBHE', чтобы привязать буферы шины данных
к SD8- SD15.
2┌─────────────┐
2│ -MASTER (I) │
2└─────────────┘
Этот сигнал используется с линией DRQ для получения управ-
ления системой. Процессор или контроллер ПДП на канале ввода-вы-
вода могут подать сигнал DRQ в канал ПДП в каскадном режиме и
получить в ответ сигнал -DACK. Получив -DACK, микропроцессор
ввода-вывода может установить на линии '-MASTER' низкий уровень,
что позволит ей получить управление системными линиями адресов,
данных и управления (состояние, называемое трехстабильным). Пос-
ле установки низкого уровня на '-MASTER' процессор ввода-вывода
должен подождать один системный период синхронизации, прежде чем
получит управление линиями адресов и данных, и два периода синх-
ронизации, прежде чем подать команду READ или WRITE. Если сигнал
сохраняет низкий уровень более 15 Мкс, содержимое системной па-
мяти может быть потеряно из-за отсутствия регенерации.
2┌───────────────┐
2│ -MEM CS16 (I) │
2└───────────────┘
Сигнал '-MEM 16 CHIP SELECT' сообщает системной плате, яв-
ляется ли данная передача 16-разрядной, с одним состоянием ожи-
дания и циклом памяти. Этот сигнал должен формироваться из адре-
са выбора устройства LA17 - LA23, а управляться открытым кол-
лектором или трехстабильным формирователем, обеспечивающим ток
утечки 20 MA.
.
- 13 -
2┌───────────────┐
2│ -I/O CS16 (I) │
2└───────────────┘
Сигнал '-I/O 16 CHIP SELECT' сообщает системной плате, яв-
ляется ли данная передача 16-разрядной , с одним состоянием ожи-
дания и циклом памяти. Этот сигнал должен формироваться из адре-
са выбора устройства , а управляться открытым коллектором или
3-стабильным формирователем, обеспечивающим ток утечки 20 MA.
сигнал активен при низком уровне.
2┌─────────┐
2│ OSC (O) │
2└──
←предыдущая следующая→
1 2 3 4 5 6 7 8
|
|