Программированиеи компьютеры /
←предыдущая следующая→
1 2 3
МИНИСТРЕСТВО ОБЩЕГО И ПРОФЕСИОНАЛЬНОГО ОБРА-ЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
___________________________________________________________
КАЗАНСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
Физический факультет
Кафедра радиофизики
ДИПЛОМНАЯ РАБОТА
Обучающая система методам компактной диагностики.
Исполнитель: студент гр.644
Ким В.Л.
Руководитель: ст. преподаватель
каф. р/ф
Таюрская Г.В.
Казань - 1999 г.
Оглавление.
Введение. 4
Глава 1.
Обзор методов компактного тестирования и типы неисправностей цифровых схем.
1.1 Классификация методов сжатия выходных реакций схем. 5
1.2 Типы неисправностей цифровых схем. 10
1.3 Генераторы тестовых последовательностей. 12
Глава 2.
Практическая реализация системы обучения методам компактного тестирования.
2.1 Реализация графического интерфейса. 17
2.2 Разработка и реализация алгоритма моделирования цифровых схем, позволяющая моделировать ЦС различной сложности, ис-пользующие различные элементные базы. 19
2.3 Реализация алгоритма, моделирующая работу генераторов тес-товых последовательностей: 23
• генератор счётчиковой последовательности;
• генератор М-последовательности;
2.4 Разработка и реализация модуля моделирующего алгоритм ди-агностики с использованием компактных методов тестирования: 24
• сигнатурный анализатор;
• метод счёта единиц;
2.5 Блок поиска неисправностей; 28
2.6 Определение оценки эффективности метода сигнатурного ана-лиза и метода счёта единиц. 31
• Достоверность сигнатурного анализа.
• Достоверность метода счёта единиц.
Глава 3.
Описание программы 35
Экспериментальная часть. 38
Заключение. 42
Литература. 43
Приложение 44
Введение.
Неуклонный рост сложности приборов обуславливает повышенный интерес к вопросам диагностирования их технического состояния. Од-ной из разновидностей методов технического диагностирования аппара-туры является тестовая диагностика, позволяющая на этапе проектиро-вания и изготовления решать основные задачи: определять правильность функционирования, осуществлять поиск неисправностей и определять тип неисправности. Для реализации этих задач требуется интенсифика-ция подготовки специалистов по вычислительной технике и технической диагностике, владеющих методикой исследования и проектирования сложных цифровых систем с использованием современных методов тех-нической диагностики.
Основной задачей дипломной работы является разработка автомати-зированной системы обучения диагностике сложных цифровых схем, позволяющей детально знакомить студентов с практическими возможно-стями использования современных методов компактного тестирования.
Она должна представлять собой программу, включающую в себя:
Модуль, реализующий графический интерфейс. Обмен графической
информацией между пользователем и ЭВМ должно осуществляться в форме диалога;
модуль, реализующий логическое моделирование цифровых схем;
модуль, моделирующий работу генераторов тестовых последователь-ностей;
блок, моделирующий процесс диагностики. В него входит: блок мо-делирующий работу многоканального сигнатурного анализатора, блок отображения и обработки полученных данных, блок поиска неисправ-ностей;
блок, реализующий алгоритм определения оценки эффективности
диагностики при использовании компактных методов диагностики.
Глава1.
Обзор методов компактного тестирования и типы неисправностей цифровых схем.
1.1 Классификация методов сжатия выходных реакций схем.
Классическая стратегия тестирования цифровых схем основана на формировании тестовых последовательностей, позволяющих обнаружи-вать заданные множества их неисправностей. При этом для проведения процедуры тестирования, как правило, хранятся как сами последователь-ности, так и эталонные выходные реакции схем на их воздействие. В про-цессе самой процедуры тестирования на основании сравнения выходных реакций с эталонными принимается решение о состоянии проверяемой схемы.
Для ряда выпускаемых в настоящее время схем классический подход требует временных затрат как на формирование тестовых последователь-ностей, так и на процедуру тестирования. Кроме того на проведение тес-тового эксперимента требуется наличие сложного оборудования. В связи с этим стоимость и время, необходимые для реализации классического подхода, растут быстрее, чем сложность цифровых схем, для которых он используется. Поэтому новые решения, позволяющие значительно упро-стить как процедуру построения генераторов тестовых последовательно-стей, так и проведение тестового эксперимента.
Для реализации генератора тестовой последовательности использу-ются алгоритмы, позволяющие избежать сложности их синтеза:
1. Формирование всевозможных тестовых наборов, т.е. полного пе-ребора двоичных комбинаций. В результате генерируется так на-зываемая счётчиковая последовательность.
2. Формирование случайных тестовых наборов с требуемыми веро-ятностями появления единичного и нулевого символов по каждо-му входу цифровой схемы.
3. Формирование псевдослучайной тестовой последовательности.
Основным свойством рассмотренных алгоритмов формирования тестовых последовательностей является то, что в результате их применения вос-производятся последовательности очень большой длины. Поэтому на вы-ходах проверяемой цифровой схемы формируются её реакции, имеющие такую же длину. Естественно возникает проблема их запоминания, хране-ния и затрата на обработку этих последовательностей. Простейшим реше-нием, позволяющим значительно сократить объём хранимой информации об эталонных выходных реакциях является получение интегральных оце-нок, имеющих меньшую размерность. Для этого используются алгоритмы сжатия информации.
В результате их применения формируются компактные оценки сжи-маемой информации. Рассмотрим алгоритмы сжатия данных для случая бинарной последовательности {y(k)}, состоящей из l последовательно формируемых двоичных переменных.
Псевдослучайное тестирование.
Наиболее часто при формировании псевдослучайных последователь-ностей используются два метода. Первый из них лежащий в основе боль-шинства программных датчиков псевдослучайных чисел, использует ре-куррентные соотношения. Этот метод обладает рядом недостатков, в ча-стности, малой периодичностью. Применительно к проблеме тестирова-ния цифровых схем периодичность может заметно снизить полноту кон-троля. Кроме того, он отличается сложностью практической реализа-
ции. Поэтому наиболее широко применяется второй метод, основан-ный на использовании соотношения
К – номер такта; - символы последовательности;
- постоянные коэффициенты; - операция суммиро-вания по модулю два m логических переменных. При соответствующем выборе коэффициентов на основании характеристического полинома
,
который должен быть примитивным, последовательность имеет мак-симальную длину, равную 2м-1. Такая последовательность называется М-последовательностью.
Использование таких последовательностей предполагает применение сигнатурного анализа как метода сжатия реакций цифровой схемы.
Типовая структурная схема сигнатурного анализатора состоит из ре-гистра сдвига и сумматора по модулю два, на входы которого подключе-ны выходы разрядов регистра в соответствии с порождающим полиномом (рис.1.1).
Управляющими сигналами сигнатурного анализатора являются СТАРТ, СТОП и СДВИГ. Сигналы СТАРТ и СТОП формируют времен-ной интервал, в течение которого осуществляется процедура сжатия ин-формации на анализаторе. Под действием сигнала СТАРТ элементы па-мяти регистра сдвига устанавливаются в исходное состояние, как правило нулевое, а сам регистр сдвига начинает выполнять функцию сдвига на один разряд в право под действием синхронизирующих импульсов СДВИГ. По приходу каждого синхронизирующего импульса в первый разряд регистра сдвига записывается информация, соответствующая вы-ражению:
где y(K) {0,1} –к-й символ сжимаемой последовательности {y(K)}, К= ; - коэффициенты порождающего полинома ; - содержимое i-того элемента памяти регистра сдвига 1 в (к-1) такт. Процедура сдвига информации в регистре описывается соотно-шением
Таким образом, полное математическое описание функционирования сигнатурного анализатора имеет следующий вид:
аi(0)=0, i= , a1(k)=y(k) (1.3)
k= ,
причём l, как правило, принимается равным или меньше величины (2м-1), и соответственно является длиной сжимаемой последовательности.
По истечении l тактов функционирования сигнатурного анализатора на его элементах памяти фиксируется двоичный код, который представ-ляет собой сигнатуру, отображенную в виде 16-ричного кода.
←предыдущая следующая→
1 2 3
|
|